Medidor de ganancia y fase para señales de RF

AD8302

El AD8302 es un medidor integrado de ganancia y fase para señales de RF de Analog Devices. En un solo chip compara dos entradas de hasta 2.7 GHz y entrega dos tensiones continuas: una proporcional a la razón de amplitudes en dB y otra a la diferencia de fase en grados.

Ambas salidas quedan ya en el rango de un ADC — 0 a 1.8 V, centradas en 900 mV cuando las entradas son idénticas — con pendientes fijas de 30 mV/dB y 10 mV/grado. Cada canal cubre 60 dB de rango, así que la salida de ganancia va de −30 dB a +30 dB. Sustituye al par de detectores de RF y la electrónica de acondicionamiento que antes hacían falta para medir amplitud y fase a la vez.

Cómo funciona el circuito

Las señales de RF entran por los conectores V_INA y V_INB, cada uno terminado a masa por una resistencia de 50 Ω (R1, R2) para adaptar la línea de transmisión. Los condensadores C1 y C5, de 1 nF, bloquean la componente de continua antes de las entradas INPA e INPB del AD8302: la impedancia de entrada del chip es alta y ya predispuesta a acoplo por AC, así que basta con un condensador serie.

Dentro del AD8302, cada canal atraviesa un amplificador logarítmico demodulador que convierte el nivel de RF en una tensión proporcional a su valor en dB. El chip resta las dos salidas logarítmicas y saca el resultado por VMAG (pin 13): la resta de dos logaritmos es el logaritmo del cociente, así que esa tensión es directamente la ganancia en dB entre las dos entradas. En paralelo, un detector compara las fases de las dos señales y entrega la diferencia por VPHS (pin 9).

Los pines MSET (12) y PSET (10) permiten reajustar la pendiente y el punto central de cada salida con una red externa. En este circuito se cortocircuitan directamente a sus respectivas salidas (MSET a VMAG, PSET a VPHS): esa conexión, que Analog Devices llama modo de medida, deja el chip con sus valores por defecto — 30 mV/dB centrados en 900 mV para la amplitud, y 10 mV/grado con la misma referencia para la fase.

Compensación de offset e integración. C4 y C6 (1 nF) en OFSA y OFSB fijan el corte inferior de cada canal cancelando el offset de continua; C2 y C8 (100 nF) en MFLT y PFLT integran las salidas de amplitud y fase y fijan el ancho de banda de cada detector.

Alimentación y masa. El chip toma VCC por VPOS (pin 4) a través de una resistencia de 0 Ω (R4, que actúa de puente y da un punto donde meter una ferrita si hace falta) y se desacopla con C7 y C3 — 100 nF cada uno — cerca del integrado. Los dos pines COMM (1 y 7) van a masa. La referencia interna de 1.8 V del pin VREF (11) queda sin conexión: no hace falta usarla porque el ADC que lea VMAG y VPHS puede aprovechar su propia referencia, y el chip funciona igual con ella al aire.

Diseño de aplicación

Las dos salidas del AD8302 se leen como tensiones continuas. La de amplitud sigue la ecuación:

$$V_{MAG} = V_{SLP} \cdot \log_{10}\!\left(\frac{V_{INA}}{V_{INB}}\right) + V_{CP}$$

donde $V_{SLP} = 600\ \text{mV/dec} = 30\ \text{mV/dB}$ es la pendiente y $V_{CP} = 900\ \text{mV}$ el punto central, ambos fijados por el modo de medida. Con las dos entradas al mismo nivel el logaritmo vale cero y la salida se queda en 900 mV; cada 10 dB de desequilibrio la desplazan 300 mV en un sentido u otro, hasta el tope del rango útil de ±30 dB, donde VMAG llega a 0 V o a 1.8 V.

La salida de fase responde a:

$$V_{PHS} = V_{CP} + V_{\Phi} \cdot (90^{\circ} - \Delta\phi)$$

con $V_{\Phi} = 10\ \text{mV/grado}$ y $\Delta\phi \in [0^{\circ}, 180^{\circ}]$. Una diferencia de fase de 90° deja la salida en el centro (900 mV), 0° la lleva a 1.8 V y 180° a 0 V, con valores intermedios interpolados linealmente. La función es simétrica respecto a 0°, así que $+30^{\circ}$ y $-30^{\circ}$ dan la misma tensión: el detector no distingue el signo del desfase. Para resolver la ambigüedad se añade un desplazamiento fijo de 90° a una de las entradas — con una línea extra o un desfasador — de modo que la fase de trabajo quede siempre a un lado del origen, dentro del tramo monótono $0^{\circ} < \Delta\phi < 180^{\circ}$.

Elección de C4 y C6. El corte inferior de cada canal es $f_{HP} = 1\,/\,(2\pi \cdot 5\ \text{k}\Omega \cdot C_{OFS})$, con la resistencia interna del lazo de offset. Con 1 nF, el corte se sitúa en torno a 30 kHz, holgado para trabajar de radio en adelante. Bajar a MHz solo pide condensadores más pequeños; subir la respuesta hasta audio pide condensadores mayores (10 nF sitúa el corte cerca de 3 kHz).

Elección de C2 y C8. El filtro pasa bajos interno de cada salida tiene una resistencia interna de 10 kΩ, así que $f_{LP} = 1\,/\,(2\pi \cdot 10\ \text{k}\Omega \cdot C_{FLT})$. Con 100 nF, el ancho de banda del vídeo de salida queda en torno a 160 Hz: suficiente para leer con un ADC lento y bastante ruido filtrado. Aumentar el condensador suaviza más la salida — útil si la señal es estable y solo interesa el nivel medio — y reducirlo permite seguir moduladas de baja frecuencia, hasta el límite de unos 30 MHz que fija el propio detector.

Alimentación. El AD8302 admite de 2.7 V a 5.5 V y consume unos 25 mA. La resistencia R4 de 0 Ω y el par C7/C3 forman una red de desacoplo estándar; si el circuito comparte alimentación con etapas de RF ruidosas conviene sustituir R4 por una ferrita de unos pocos ohmios a 100 MHz.

Otras aplicaciones

El AD8302 aparece siempre que hace falta reducir dos señales de RF a un par de tensiones continuas que un microcontrolador pueda leer:

• Análisis vectorial de redes. Barrer un dispositivo con una portadora y medir simultáneamente ganancia y fase para obtener los parámetros S en módulo y argumento, base de un analizador de redes escalar/vectorial de bajo coste.
• Medida de retorno y VSWR. Comparando la señal directa con la reflejada en un acoplador direccional, VMAG da el coeficiente de reflexión en dB y VPHS el ángulo, útil para ajustar antenas y filtros.
• Sintonía automática de antenas y filtros. El microcontrolador varía los elementos ajustables mientras vigila VMAG (buscando un mínimo de reflexión) o VPHS (buscando resonancia).
• Medida de fase en enlaces de comunicaciones. Comprobación de desplazamientos de fase entre canales I/Q o entre dos ramas de una etapa de cuadratura.
• Bloqueo de fase y control de moduladores. El AD8302 puede formar parte del lazo de un PLL o de un modulador vectorial, aportando la señal de error proporcional al desfase entre referencia y salida.